Procura

Engenharia eletrônicaÁlgebra booleana e circuitos lógicos


EXERCÍCIOS - Exercício 17

  • (FGV 2016)

Um sinal de relógio de 100 MHz cadencia um circuito digital síncrono.

O maior atraso permitido para um circuito combinacional a esse sincronismo é de




A) 1 ns.

B) 5 ns.

C) 10 ns.

D) 50 ns.

E) 100 ns.


Próximo:
EXERCÍCIOS - Exercício 18

Vamos para o Anterior: Exercício 16

Tente Este: Exercício 48

Primeiro: Exercício 1

VOLTAR ao índice: Engenharia eletrônica






Cadastre-se e ganhe o primeiro capítulo do livro.
+
((ts_substr_ig=0.00ms))((ts_substr_id=3.18ms))((ts_substr_m2=0.00ms))((ts_substr_p2=0.58ms))((ts_substr_c=0.71ms))((ts_substr_im=1.01ms))
((total= 5ms))